Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-271391

(43)Date of publication of application: 26.09.2003

(51)Int.Cl. G06F 9/445 G06F 12/06

(21)Application number: 2003-060467 (71)Applicant: SAMSUNG ELECTRONICS CO

LTD

(22)Date of filing: 06.03.2003 (72)Inventor: LEE SEOK-HEON

LEE JAE-YOUNG CHOI YOUNG-JOON

KWON SEOK-CHEON

(30)Priority


Priority number : 2002 200277291 Priority date : 06.12.2002 Priority country : KR
2002 200215856 23.03.2002 KR
2002 200212356 08.03.2002 KR

(54) BOOT SYSTEM USING NAND FLASH MEMORY AND ITS METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To use an NAND flash memory.

SOLUTION: This system having a CPU core, a system memory, and an interface for data communication between the CPU core and the system memory is provided with an NAND flash memory for storing at last a boot code, a boot strapper for controlling control signal transmission to the NAND flash memory, and for receiving the boot code from the NAND flash memory through the interface, and an RAM for storing the boot code accessed from the NAND flash memory. The system booting operation includes an operation for reading the boot code from the RAM by the CPU core.



Searching PAJ Page 2 of 2

[Date of request for examination]

18.01.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other

than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CL AIMS

[Claim(s)]

Claim 1] In the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory Control signal transmission to the NAND flash memory which stores a boot code at least, and said ANND flash memory is controlled. The bootstrapper which accepts the boot code from said NAND flash memory through said interface, System BUTINGU actuation is a system characterized by including the actuation which reads said boot code from said RAM by said core based CPU including RAM which stores said boot code accessed from said NAND flash memory.

[Claim 2] Said boot code is a system according to claim 1 characterized by including a system initialize program and a copy instruction program. [Claim 3] Said bootstrapor is a system according to claim 1 characterized by including a NAND

interface logic in order to carry out the interface of said NAND flash memory.

[Claim 4] Said bootstrapper is a system according to claim 1 characterized by including RAM for storing said boot code.

[Claim 5] Said RAM is a system according to claim 1 characterized by being located in the exterior of said bootstrapper.

[Claim 6] The system according to claim 1 characterized by including further the delay which delays actuation of said core based CPU until said boot code is stored in said RAM.

[Claim 7] Said delay is a system according to claim 6 characterized by realizing by said bootstrapper

[Claim 8] Said interface is a system according to claim 1 characterized by realizing by the memory controller.

[Claim 9] Said memory controller is a system according to claim 8 characterized by including a NAND interface logic.

[Claim 10] Said bootstrapper is a system according to claim 9 characterized by including said RAM for storing said boot code.

[Claim 11] Said RAM is a system according to claim 9 characterized by being located in the exterior of said bootstrapper.

[Claim 12] Said RAM is a system according to claim 1 characterized by being the cache memory connected with said core based CPU through the 1st local bus.

[Claim 13] The system according to claim 12 characterized by including further the trumpet for connecting said bootstrapper with said cache memory.

[Claim 14] The system according to claim 12 characterized by including further the 2nd local bus for connecting said bootstrapper with said cache memory directly.

[Claim 15] Said interface is a system according to claim 14 characterized by realizing by the memory controller.

[Claim 16] Said memory controller is a system according to claim 14 characterized by including a NAND interface logic.

[Claim 17] Said RAM is a system according to claim 1 characterized by being the cache memory connected with said core based CPU through the local bus including said RAM for said bootstrapper to store said boot code. [Claim 18] Said interface is a system according to claim 1 characterized by including the means for preventing that a system bus is simultaneously accessed by said memory controller and said bootstrapper, including further the memory controller for controlling said NAND flash memory and said system through said interface and system bus.

[Claim 19] Said memory controller is a system according to claim 18 characterized by including a NAND interface logic.

[Claim 20] The system characterized by including the NAND flash memory which stores OS program at least, and RAM which stores the code by which the data stored in said NAND flash memory are copied to said system memory in the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory.

[Claim 21] It is the system according to claim 20 which said OS program is copied to said system memory at the time of initialization, and is characterized by said core based CPU performing said OS program by accessing said system memory.

[Claim 22] Said interface is a system according to claim 21 characterized by including a means which carries out thing prevention by which said system bus is simultaneously accessed by said memory controller and bootstrapper, including further the memory controller which controls said NAND flash memory and said system through said interface and system bus.

[Claim 23] Said memory controller is a system according to claim 22 characterized by including a NAND interface logic.

[Claim 24] In the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory it connects with the NAND flash memory which stores a boot code at least through a system bus at said NAND flash memory. The bootstrapper which accepts said boot code from said NAND flash memory is included. System BUTINGU actuation is a system according to claim 22 characterized by including the actuation which reads said boot code from said RAM by said core based CPU including RAM for said bootstrapper to store said boot code.

[Claim 25] Said interface is a system according to claim 24 characterized by including a means to prevent that said system bus is simultaneously accessed by said memory controller and bootstrapper, including further the memory controller which controls said NAND flash memory and said system through said interface and system bus.

[Claim 26] Said memory controller is a system according to claim 24 characterized by including a NAND interface logic.

[Claim 27] Said core based CPU is a system characterized by performing said OS program by accessing said system memory including the NAND flash memory which stores OS program at least in the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory, and the copy logical circuit to which said OS program is copied by said system memory at the time of the input of a system initialization signal.

[Claim 28] Said interface is a system according to claim 27 characterized by including a means to prevent that said system bus is simultaneously accessed by said memory controller and bootstrapper, including further the memory controller which controls said NAND flash memory and said system through said interface and system bus.

[Claim 29] Said memory controller is a system according to claim 28 characterized by including a NAND interface logic.

[Claim 30] In the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory. The flash memory which stores a boot code at least, and the bootstrapper which controls control signal transmission to said flash memory, and accepts said boot code from said flash memory through said interface, The system characterized by including the 1st and 2nd memory controller which controls said flash memory selectively, and the selector which chooses one actuation among said 1st and 2nd memory controllers according to the class of flash memory.

[Claim 31] Said flash memory is a system according to claim 30 characterized by being one of NOR and NAND flash memories.

[Claim 32] For said 2nd memory controller, said 1st memory controller is a system according to claim 31 characterized by including a NAND interface logic including a NOR interface logic. [Claim 33] The system according to claim 30 characterized by including further RAM which stores said boot code inputted from said flash memory.

[Claim 34] Said selector is a system according to claim 30 characterized by including the selection pin for choosing one actuation among said 1st and 2nd memory controllers. [Claim 35] The approach characterized by including the phase of storing a boot code in a NAND flash memory beforehand, the phase of accepting a system initialization signal, the phase of transmitting said boot code to RAM from said NAND flash memory, and the phase of being made to perform said boot code in which said core based CPU was stored in said RAM, in the approach of driving the computing device which has a core based CPU, a system memory, and a memory controller.

[Claim 36] The approach according to claim 35 characterized by including further the phase of making activation of said core based CPU holding until the phase of transmitting said boot code to said RAM from said NAND flash memory at the time of the input of said system initialization signal is completed.

[Claim 37] The approach characterized by including the phase of setting initialization PARAMITTO as at least one connection pin, the phase of accepting a system initialization signal, the phase of transmitting OS program to said system memory from a NAND flash memory, and the phase where said core based CPU is made to perform said OS program from said system memory, in the approach of driving the computing device which has a core based CPU, a system memory, and a memory controller.

[Claim 38] The approach according to claim 37 characterized by including further the phase of setting up the mode register in said system memory using initialization PARAMITTO from said at least one connection pin before performing said OS program.

[Claim 39] In the approach of driving the computing device which has a core based CPU, a system memory, and a memory controller The phase of storing OS program beforehand in a NAND flash memory. The phase of storing beforehand the data containing the control data for causing the data transmission from said NAND flash memory in ROM, The phase of accepting a system initialization signal, and the phase where OS program from said NAND flash memory is made to be transmitted to said system memory using said control data from said ROM. The approach characterized by including the phase where said core based CPU is made to perform said OS program from said system memory.

[Claim 40] The approach according to claim 39 characterized by including further the phase of making activation of said core based CPU holding until the phase of transmitting said OS program to said RAM from said NAND flash memory at the time of the input of the initialization signal of said system is completed.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Field of the Invention] This invention still more specifically relates to the system driven using NAND flash memory equipment, and its BUTINGU approach about the system [BUTINGU / system / a computing device].

[0002]

[Description of the Prior Art] In the common personal computer or common computing device like PDA, the program prepared in BIOS (Basic Input/Output System: BIOS) is performed, when a personal computer or a computing device turns on. Many initialization functions are performed by performing a BIOS program. The function in which such a function generally checks the CMOS setup to custom-made setting setting out (custom settings). The function which carries out loading of an interrupt handler and the device driver, The function to perform the power-on self-test (power-on-self-test:POST) to the component or peripheral device installed like the function which initializes a register and a device management, and a disk drive. The function which displays system construction, the function to decide what kind of component can be driven, and the function which starts a bootstrapper sequence are included. Usually, a BIOS (or BUTINGU) program is stored in ROM, EPROM, or a NOR flash memory.

[0003] If a BUTINGUPURO gram is stored in ROM, since ROM is nonvolatile, the stored program cannot be changed. Even fine modification of the stored program makes exchange of ROM the need. When a BUTINGUPURO gram is stored in EPROM, in order to change the stored program, the program stored before must be eliminated. EPROM elimination requires a separate component or equipment further. If a BUTINGUPURO gram is stored in ROM or EPROM, any modification or updating which are required of a BUTINGUPURO gram cannot be performed easily, either. The stored program can be eliminated or updated when a BUTINGUPURO gram is stored in a NOR flash memory. However, if it compares with a NAND flash memory, a NOR flash memory has still larger magnitude to the given memory storage capacity, and its costs of manufacture are more high.

[0004] An example of a system which has the NAND flash memory which stores BIOS shows drawing 1. This is U.S. Patent It is indicated by No.5.535.57.ff drawing 1 is referred to, a system 10 contains the controller 11 for controlling the compound chip 16 and the compound chip 16 with which the system bus 17, the NAND flash memory 18, and the internal interface block 15 were included, and a system memory 19. A controller 11 is a central processing unit CPU, and this has the internal system bus 13 in the core based CPU 12 which performs a computing function, the memory controller 14, and a controller 11. The memory controller 14 uses the internal interface block 15 for carrying out the interface of the function which performs the memory map between the NAND flash memory 18 and a system memory 19, and is performed according to a memory map. The internal interface block 15 transmits the data which stored temporarily the data of the NAND flash memory in a register or storage equipment like RAM, and were temporarily stored through the system bus 17 in the bottom of control of the memory controller 14 to a system memory 19.

[0005] The internal interface block 15 includes the NOR interface logic 29 for carrying out an

interface to a system memory 19 or the memory controller 14 through the NAND interface logic 28 and system bus 17 for carrying out an interface to the NAND flash memory 18. The NOR interface logic 29 is a circuit generally used, in order to carry out an interface between a NOR flash memory, a memory controller, and/or a system memory. If a flash memory is a NOR flash memory, in order to make the signal from a flash memory in agreement with a NOR interface method (this contractor calls it a "ROM interface method"), the NAND interface logic 28 is unnecessary. A NOR interface method is a data transmission method in which the random access of memory is possible according to the address of a cutting tool/word unit. On the other hand, as for the data transmission by the NAND interface method, the data of the block unit instead of random access are transmitted by the block address and the command.

[0006] A system 10 transmits the data of the NAND flash memory 18 to the internal interface block 15 through the NAND interface logic 28 using a NAND interface method, and transmits said data to a system memory 19 through the NOR interface logic 29 using a NOR interface method. Since it must go via a NAND interface method and a NOR interface method in order to access data from the NAND flash memory 18, a data-access rate falls. Furthermore, the system performance of such equipment cannot be optimized. The reason is that time amount required to access BUTINGUKODO stored in the flash memory by the memory controller becomes one measuring element of system performance.

[0007] Furthermore, since the logical circuit which all the data of the NAND flash memory 18 must be loaded to the internal interface block 15, and all supports NAND and a NOR interface is required, the magnitude of the internal interface block 15 must be large. Therefore, in the case of the system 10 as shown in drawing 1, costs increase and the engine performance falls. [8000]

[Problem(s) to be Solved by the Invention] The 1st object of this invention is offering the system which has the engine performance of a system which improved.

[0009] The 2nd object of this invention is offering the system which can lower manufacture costs.

[0010] The 3rd object of this invention is offering the system BUTINGU approach which can raise the engine performance of a system.

[0011] The 4th object of this invention is offering the system BUTINGU approach which can lower manufacture costs.

[0012]

[Means for Solving the Problem] The NAND flash memory in which the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory stores a boot code at least. The bootstrapper which controls control signal transmission to said NAND flash memory, and accepts the boot code from said NAND flash memory through said interface. System BUTINGU actuation includes the actuation which reads said boot code from said RAM by said core based CPU including RAM which stores said boot code accessed from said NAND flash memory. Desirably, said boot code includes a system initialize program and a copy instruction program.

[0013] According to 1 operation gestalt of this invention, RAM for storing said boot code is accumulated into said bootstrapper including a NAND interface logic for said bootstrapper to carry out the interface of said NAND flash memory.

[0014] Said RAM is located in the exterior of said bootstrapper in other operation gestalten. [0015] Said system contains further the delay which delays actuation of said core based CPU until said boot code is stored in said RAM. Said delay is realized by said bootstrapper and said interface is realized by the memory controller. Said memory controller includes the NAND interface logic for carrying out the interface of said NAND flash memory by the NAND interface method.

[0016] According to other operation gestalten of this invention, said RAM is the cache memory connected with said core based CPU through the 1st local bus. A system contains further the trumpet for connecting said bootstrapper with said cache memory. The 2nd local bus connects said bootstrapper with said cache memory directly.

[0017] In order that said system may control said NAND flash memory and said system through

said interface and system bus, said interface includes the means for preventing that a system bus is simultaneously accessed by said memory controller and said bootstrapper, including a memory controller further.

[0018] According to other operation gestalten of this invention, the system which has an interface for the data communication between a core based CPU, as system memory, said core based CPU, and said system memory contains the NAND flash memory which stores OS program at least, and RAM which stores the code by which the data stored in said NAND flash memory are copied to said system memory. Desirably, said OS program is copied to said system memory at the time of initialization, and said core based CPU performs said OS program by accessing said system memory.

[0019] Moreover, the NAND flash memory in which the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and said system memory stores a boot code at least according to other operation gestalten, Connect with said NAND flash memory through a system bus, and the bootstrapper which accepts said boot code from said NAND flash memory is included. In order that said bootstrapper may store said boot code, system BUTINGU actuation includes the actuation which reads said boot code from said RAM by said core based CPU including RAM.

[0020] The NAND flash memory in which the system which has an interface for the data communication between a core based CPU. A system memory, said core based CPU. And said system memory stores OS program at least in other descriptions of this invention, At the time of two or more connection pins for setting up an initialization parameter, and the input of a system initialization signal Said core based CPU by accessing said system memory including the copy locking circuit to which said OS program is copied by said system memory Performing said OS program, system BUTINGU actuation includes the actuation which reads a boot code from said RAM by said core based CPU.

[0021] The flash memory in which the system which has an interface for the data communication between a core based CPU, a system memory, said core based CPU, and a system memory stores a boot code at least in other descriptions of this invention again, The bootstrapper which controls control signal transmission to said flash memory, and accepts said boot code from said flash memory through said interface, The 1st and 2nd memory controller which controls said flash memory selectively, and the selector which chooses one actuation among said 1st and 2nd memory controllers according to the class of flash memory are included.

[0022] Said flash memory is one of NOR and NAND flash memories. In said 1st memory controller, said 2nd memory controller includes a NAND interface logic including a NOR interface logic.

[0023] As for said system, it is desirable to include further RAM which stores said boot code inputted from said flash memory. Said selector contains the selection pin for choosing one actuation among said 1st and 2nd memory controllers.

[0024] The method of driving a core based CPU, a system memory, and the computing device that has a memory controller includes the phase of storing a boot code in a NAND flash memory beforehand, the phase of accepting a system initialization signal, the phase of transmitting said boot code to RAM from said NAND flash memory, and the phase of performing said boot code in which said core based CPU was stored in said RAM.

[0025] Such an actuation approach includes further the phase of making activation of said core based CPU holding until the phase of transmitting said boot code to said RAM from said NAND flash memory at the time of the input of said system initialization signal is completed. [0026]

[Embodiment of the Invention] The system using the NAND flash memory by the operation gestalt of this invention is shown in $\underline{drawing 2}$.

[0027] If drawing Z is referred to, computing system 20 contains a controller 21, a system bus 17, the NAND flash memory 18, and a system memory 19. Computing system 20 includes the indispensable configuration of the computing device of a system [BUTINGU / system / PDA, a palm computer, laptop, a personal computer, or a system initialize program (generally, it is called a boot code). [0028] A controller 21 includes a core based CPU 12, the internal system bus 13, the memory controller 14, bootstrapper 25, and an interface 27. It can realize to a single semiconductor chip, and a controller 21 controls and manages what kind of memory like the NAND flash memory 18 connected with the system memory 17, and a system memory 19 senerally.

[0029] A system bus 17 is used for the data transmission of a controller 21, the NAND flash memory 18, and a system memory 19.

[0030] The NAND flash memory 18 can store the boot code for BUTINGU [a system 20.], and can store further an operating system (henceforth OS) and other programs, or data. OS is MS-DOS (trademark) or WINDOWS (trademark). This is performed by the controller 21 for operating a system 20 after BUTINGU or an initialization process. The data stored in the NAND flash memory 18 may be a software code which shows how a demand of a user is based and an application program is used with the configuration code of user storage equipment. [0031] Desirably a system memory 19 is DRAM and this operates as main memory which stores

application program is used with the configuration code of user storage equipment.

[0031] Desirably, a system memory 19 is DRAM and this operates as main memory which stores data, an instruction, and such a thing.

[0032] A core based CPU 12 performs OS, application, and a program of operation. The internal

[UU32] A core based CPU 12 performs OS, application, and a program of operation. The internal system bus 13 transmits the data from a core based CPU 12 and it, and transmits data between the memory controller 14 and bootstrapper 25.

[0033] According to the operation gestalt of this invention, a boot code is first stored in a NAND flash memory before initialization. According to initialization actuation, the boot code stored in the NAND flash memory 18 is transmitted to the interior RAM 26 in bootstrapper 25. After transfer of a boot code is completed, the boot code containing the initialization code and copy loop-formation instruction code of a system is performed by the core based CPU 12. When a system initialization code is performed, a controller 21, a system memory 19, and a peripheral device are initialized. As for copy loop-formation instruction code, the data of OS or others with which it was stored are loaded to a system memory 19. The magnitude of other data loaded to the interior RAM 26 by OS or the time amount of arbitration from the NAND flash memory is decided according to the value specified in boot code, or is determined by the hardware logic in bootstrapper 25. If it compares with NOR and a NAND interface logic (refer to drawing 1), since bootstrapper 25 includes only one NAND interface logic, bootstrapper 25 has small magnitude as compared with the interface block 15 of drawing 1 . Furthermore, since the interior RAM 26 stores only a boot code, bootstrapper 25 has a still smaller capacity, when comparing with the interface block 15 which stores all the data of the NAND flash memory 18. Therefore, the price of the system 20 by this invention is still lower than that of the system of drawing 1. [0034] The memory controller 14 controls and manages memory actuation, and memory

actuation includes the actuation which stores OS or data stored in the NAND flash memory 18 actuation which stores OS or data stored in the NAND flash memory 18 in a system memory 19 through a system bus 17, and the actuation which reads data from a system memory 19. In such actuation, the memory controller 14 performs memory-mapping actuation between the NAND flash memory 18 and a system memory 19.

[0035] Next, actuation of the system 20 shown in <u>drawing 2</u> is explained. When a system 20 turns on, bootstrapper 25 accepts a system initialization signal (for example, a power-up signal and a system-reset signal), and transmits the boot code stored in the NAND flash memory 18 to a system memory 19. While a boot code is transmitted to the interior RAM 26, bootstrapper 25 generates the control signal for holding actuation of CPU12. After transmission of a boot code is completed, a control signal is reset, it activates and a core based CPU 12 performs postBUTINGU (post-booting operation) actuation.

[0036] Moreover, in order to hold actuation of a core based CPU 12, delay (not shown) is used in a controller 21. For example, a system initialization signal (for example, a power-up signal and a system-reset signal) is simultaneously impressed to the bootstrapper 25 and delay which were connected with the core based CPU 12. Until after a boot code is transmitted to the interior RAM 26 from the NAND flash memory 18, the time of concentration of a system initialization signal is delayed. Delay is realized by a delay circuit or software. Delay is set up so that you may make it delayed for the same time amount as time amount required for boot code transfer, or it for a long time a little.

[0037] By activation of a core based CPU 12, the boot code stored in the interior RAM 26 is

performed. The hardware of a system 20 is initialized by performing the system initialization code in a boot code. By performing copy loop-formation instruction code of a boot code, a core based CPU 12 reads the program or other data like OS which were stored in the NAND flash memory. Desirably, this is performed per page through an interface 27 and the NAND interface logic 28 of bootstrapper 25. Henceforth, a core based CPU 12 copies a program like the data by which reading appearance was carried out, or OS to a system memory 19 through the memory controller 14 and an interface 27. OS is performed after copy actuation is completed. Therefore, when a BUTINGU process is completed, a system 20 is driven by OS from a system memory 19. [0038] According to the operation gestalt of this invention, BUTINGU actuation performed is performed through a single NAND interface by copying the boot code stored in the NAND flash memory 18 to the interior RAM 26, and transmitting OS to a system memory 19 at the degree. As the system of drawing 1 showed, when comparing with a two-step interface method (namely, a NAND interface method and a NOR interface method), a BUTINGU rate can be realized more quickly.

[0039] The actuation which reads the boot code stored in the NAND flash memory by bootstrapper 25, and transmits the boot code by which reading appearance was carried out to the interior RAM 26 is explained to a detail below based on <u>drawing 2</u> and <u>drawing 3</u>. <u>Drawing 3</u> shows the timing chart when reading a boot code from the NAND flash memory by the desirable operation gestalt of this invention.

[0040] Bootstrapper 25 outputs the control signal (for example, CLE, ALE, CE, WE, RE, and R/B) for reading the boot code which answered the system initialization signal and was stored in the NAND flash memory. A read-out instruction is generated by '00h' with the addresses ad0, ad1, and ad2. A system initialization signal contains a power-up signal (generated at the time of power-up of a system), as system-reset signal, or a re-reset signal.

[0041] The instruction latch enable signal CLE is activated when a predetermined instruction is inputted into the NAND flash memory 18. Address latch enable signal ALE is activated when the predetermined address is inputted into the NAND flash memory 18.

[0042] The NAND flash memory 18 answers activation of instruction latch enable signal CLE and chip enable signal CE# and write-in enable signal WE#, and receives 00h of read-out instructions through a system bus 17. Here, "#" means an active low state.

[0043] The NAND flash memory 18 answers activation of address latch enable signal ALE and chip enable signal CE# and write-in enable signal WE#, and accepts the address through a system bus 17. The number of the generated addresses is set up according to a NAND flash memory address step selection signal.

[0044] The three-step address input operation of the NAND flash memory 18 being shown in drawing 3 according to the operation gestalt of this invention, but not being restricted to the address input process having shown <u>drawing 3</u> can be easily understood to this contractor of this field. The address input process which consisted of many phases from three steps or it according to the NAND flash memory address step selection signal is used.

[0045] According to this invention, bootstrapper 25 generates 00h of read-out instructions for reading the boot code stored in the NAND flash memory 18, and generates the addresses ad0, ad1, and ad2 in the degree. According to the addresses ad0, ad1, and ad2, reading appearance of the stored boot code is carried out to 00h of read-out instructions per page. The data by which reading appearance was carried out are temporarily stored in the internal buffer (not shown) of the NAND flash memory 18.

[0046] The actuation which copies data (for example, boot code) to an internal buffer in the activation ('low') condition of control signal R/B# is completed. Copy actuation of data (boot code: here, D0, D1, D2, D3) is not completed in the deactivation ('yes') condition of control signal R/B#. The data D0, D1, D2, and D3 stored in the internal buffer at the time of activation of read-out enable signal RE# are transmitted to a system bus 17. Henceforth, the data D0, D1, D2, and D3 on a system bus 17 are transmitted to the interior RAM 26.

[0047] According to the desirable operation gestalt of this invention, bootstrapper 25 answers a system initialization signal, holds or delays actuation of a core based CPU 12, and output control signal CE#, CLE and ALE, WE#, RE#, and R/D# to the NAND flash memory 18 through the NAND interface logic 28 and an interface 27 simultaneously. The data by which reading appearance was carried out from the NAND flash memory 18 answer a control signal like CE#. CLE and ALE, WE#, RE#, and R/B#, and are transmitted to bootstrapper 25 through the NAND interface logic 28 and an interface 27. Bootstrapper 25 stores a boot code in the interior RAM 26, and cancels the HOLD status of a core based CPU 12. Or a core based CPU 12 is delayed time still longer than time amount required to store a boot code in the interior RAM 26. Delay is the timer which can be adjusted and is **. Therefore, while a core based CPU 12 is maintained by the HOLD status, the boot code stored in the NAND flash memory 18 is transmitted to the interior RAM 26.

[0048] Henceforth, the hardware of a system 20 is initialized by performing the system initialization code in the boot code loaded to the interior RAM 26. As for a core based CPU 2, by performing copy loop-formation instruction code in a boot code, it is desirable to transmit OS to a system memory 19 from the NAND flash memory 18 through the memory controller 14 and an interface 27. It can prevent that multiplexing or the data selection circuitry (not shown) within an interface 27 carries out multiplexing of the access to a memory bus 17, consequently the memory controller 14 and bootstrapper 25 access a system bus 17 to it simultaneously. [0049] After OS transmission to a system memory 19 is completed, OS from a system memory 19 is compred and a system 20 is driven by OS.

[0050] The 2nd operation gestalt of the boot system using the NAND flash memory by this invention is shown in <u>drawing 4</u>. According to this operation gestalt, the interior RAM 33 is arranged to the exterior of bootstrapper 32. It is desirable to perform access to the interior RAM 33 through the internal system bus 13 from bootstrapper 32. Unlike it, the data transmission actuation from the NAND flash memory 18 is the same as previous explanation.

[0051] The 3rd operation gestalt of the boot system using the NAND flash memory by this invention is shown in drawing 5.

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

Drawing 1] The drawing in which the computing system which has a general NAND flash memory is shown.

[Drawing 2] The drawing in which the system using the NAND flash memory by the desirable operation gestalt of this invention is shown.

[Drawing 3] The timing chart for explaining the process in which the boot code from a flash memory is transmitted.

[Drawing 4] Other operation gestalten of the computing system by this invention.

[Drawing 5] Other operation gestalten of the computing system by this invention again.

[Drawing 6] Other operation gestalten of the computing system by this invention again. [Drawing 7] Other operation gestalten of the computing system by this invention again.

[Drawing 8] Other operation gestalten of the computing system by this invention again.

[Drawing 9] Other operation gestalten of the computing system by this invention again.

[Drawing 10] Other operation gestalten of the computing system by this invention again. [Drawing 11] Other operation gestalten of the computing system by this invention again.

[Drawing 12] Other operation gestalten of the computing system by this invention again.

[Drawing 13] Other operation gestalten of the computing system by this invention again.

[Drawing 14] Other operation gestalten of the computing system by this invention again. [Drawing 15] It is the flow chart which shows the procedure which carries out loading of the boot

code stored in the flash memory by this invention. [Description of Notations]

- 12 Core Based CPU 13 Internal System Bus
- 14 Memory Controller
- 17 System Bus
- 18 NAND Flash Memory
- 19 System Memory
- 20 System
- 21 Controller
- 25 Bootstrapper
- 26 Interior RAM
- 27 Interface
- 28 NAND Interface Logic

[Translation done.]

(19) 日本国特許庁 (JP)

(12)公開特許公報 (A)

(11) 特許出願公開番号 特開 2003 — 271391

(P2003-271391A) (43)公開日 平成15年9月26日(2003.9.26)

| (51) Int. Cl. 7 | 識別記号 | F I | | | | テーマコート | (参考) |
|-----------------|------|------|-------|-----|---|--------|------|
| GO6F 9/445 | | G06F | 12/06 | 520 | F | 5B060 | |
| 12/06 | 520 | | 9/06 | 610 | K | 5B076 | |

審査請求 未請求 請求項の数40 OL (全17頁)


| (21) 出願番号 | 特膜2003-60467 (P 2003-60467) | (71) 出願人 | 390019839 |
|--------------|-----------------------------|--------------|------------------------|
| | | | 三星電子株式会社 |
| (22) 出願日 | 平成15年3月6日(2003.3.6) | | 大韓民国京畿道水原市八達区梅離洞416 |
| | | (72) 発明者 | 李 銀憲 |
| (31) 優先権主張番号 | 2002-077291 | (10))0)1 [| 大韓民国京畿道水原市八達区梅攤洞 (番地 |
| | | | |
| (32) 優先日 | 平成14年12月6日(2002.12.6) | | なし) 梅難住公アパートメント516-206 |
| (33) 優先権主張国 | 韓国 (KR) | (72) 発明者 | . 李 栽榮 |
| (31) 優先権主張番号 | 2002-015856 | | 大韓民国京畿道龍仁市水枝邑豊徳川里1065 |
| (32) 優先日 | 平成14年3月23日(2002.3.23) | | シンジョンタウン住公1団地102棟803号 |
| (33) 優先権主張国 | 韓国 (KR) | (74) 代理人 | 100064908 |
| (31) 優先権主張番号 | 2002-012356 | 1 | 弁理士 志賀 正武 (外1名) |
| (32) 優先日 | 平成14年3月8日(2002.3.8) | 1 | |
| (33) 優先權主張国 | 韓国 (KR) | | |
| | | | 最終頁に続く |
| | | | |

(54) 【発明の名称】NANDフラッシュメモリを利用したブートシステム及びその方法

(57) 【要約】

【課題】 NANDフラッシュメモリを利用することを 目的とする。

【解失手段】CPUコア、システムメモリ、前記CPU コア及び前記システムメモリ間のデータ通信のためにイ ンタフェースを有するシステムにおいて、少なくともブ ートコードを貯蔵するNANDフラッシュメモリと、前 記NANDフラッシュメモリへの制御信号伝送を制御 、前記NANDフラッシュメモリからのプートコード を前記インタフェースを通じて受け入れるブートストラ ッパと、前記NANDフラッシュメモリからアクセスさ れた前記プートコードを貯蔵するRAMとを含み、シス テムブーティング動作は前記CPUコアによって前記R AMから前記プートコードを貯み出す動作を含むことを 特徴とするシステム。



【特許請求の範囲】

【請求項1】 CPUコア、システムメモリ、前記CP Uコア及び前記システムメモリ間のデータ通信のために インタフェースを有するシステムにおいて、

1

少なくともブートコードを貯蔵するNANDフラッシュ メモリと、

前記NANDフラッシュメモリへの制御信号伝送を制御 し、前記NANDフラッシュメモリからのブートコード を前記インタフェースを通じて受け入れるプートストラ ッパと、

前記NANDフラッシュメモリからアクセスされた前記 ブートコードを貯蔵するRAMとを含み、

システムブーティング動作は前記CPUコアによって前 紀RAMから前記プートコードを読み出す動作を含むこ とを特徴とするシステム。

【請求項2】 前記プートコードはシステム初期化プロ グラムとコピー命令プログラムを含むことを特徴とする 請求項1に記載のシステム。

【糖水項3】 前記プートストラッパは前記NANDフ ラッシュメモリをインタフェースするためにNANDイ 20 ンタフェースロジックを含むことを特徴とする請求項1 に記載のシステム。

【請求項4】 前記ブートストラッパは前記ブートコー ドを貯蔵するためのRAMを含むことを特徴とする請求 項1に記載のシステム。

【請求項5】 前記RAMは前記プートストラッパの外 部に位置することを特徴とする請求項1に記載のシステ Д.

【請求項6】 前記プートコードが前記RAMに貯蔵さ れるまで前記CPUコアの動作を遅延させるディレーを 30 のインタフェースを有するシステムにおいて、 さらに含むことを特徴とする請求項1に記載のシステ

【請求項7】 前記ディレーは前記ブートストラッパで 実現されることを特徴とする請求項6に記載のシステ

「請求項8】 前記インタフェースはメモリコントロー ラで実現されることを特徴とする請求項1に記載のシス

テム。 【請求項9】 前記メモリコントローラはNANDイン タフェースロジックを含むことを特徴とする請求項8に 40 記載のシステム。

記載のシステム。 【請求項10】 前記プートストラッパは前記プートコ ードを貯蔵するための前記RAMを含むことを特徴とす

る請求項9に記載のシステム。 【糖求項11】 前記RAMは前記プートストラッパの 外部に位置することを特徴とする請求項9に記載のシス テム。

【請求項12】 前記RAMは第1ローカルパスを通じ て前記CPUコアに連結されたキャッシュメモリである ことを特徴とする請求項1に記載のシステム。

【請求項13】 前記プートストラッパを前記キャッシ ュメモリに連結するためのラッパをさらに含むことを特 徴とする請求項12に記載のシステム。

【請求項14】 前記プートストラッパを前記キャッシ っメモリに直接連続するための第2ローカルバスをさら に含むことを特徴とする請求項12に記載のシステム。 【請求項15】 前記インタフェースはメモリコントロ ーラで実現されることを特徴とする請求項14に記載の システム。

【請求項16】 前記メモリコントローラはNANDイ ンタフェースロジックを含むことを特徴とする請求項1 4に記載のシステム。

【請求項17】 前記プートストラッパは前記プートコ ードを貯蔵するための前記RAMを含み、前記RAMは ローカルバスを通じて前記CPUコアに連結されたキャ ッシュメモリであることを特徴とする請求項1に記載の システム。

【請求項18】 前記インタフェースとシステムパスを 通じて前記NANDフラッシュメモリと前記システムを 制御するためのメモリコントローラとをさらに含み、前 記インタフェースは前記メモリコントローラと前記プー トストラッパによってシステムバスが同時にアクセスさ れることを防止するための手段を含むことを特徴とする 請求項1に記載のシステム。

【請求項19】 前記メモリコントローラはNANDイ ンタフェースロジックを含むことを特徴とする請求項1 8 に記載のシステム。

【請求項20】 CPUコア、システムメモリ、前記C PUコア及び前記システムメモリ間のデータ通信のため

少なくともOSプログラムを貯蔵するNANDフラッシ ュメモリと、

前記NANDフラッシュメモリに貯蔵されたデータが前 記システムメモリにコピーされるようにするコードを貯 蔵するRAMとを含むことを特徴とするシステム。

【請求項21】 前配OSプログラムは初期化時に、前 肥システムメモリにコピーされ、前記CPUコアーは前 記システムメモリにアクセスすることによって、前記〇 Sプログラムを実行することを特徴とする請求項20に

【請求項22】 前記インタフェースとシステムバスを 通じて前記NANDフラッシュメモリと前記システムを 制御するメモリコントローラをさらに含み、前記インタ フェースは前記メモリコントローラ及びプートストラッ パによって前記システムパスが同時にアクセスされるこ と助止する手段を含むことを特徴とする請求項21に記 載のシステム。

【請求項23】 前記メモリコントローラはNANDイ ンタフェースロジックを含むことを特徴とする請求項2 50 2に記載のシステム。

【請求項24】 CPUコア、システムメモリ、前記C PUコア及び前記システムメモリ間のデータ通信のため のインタフェースを有するシステムにおいて、

少なくともブートコードを貯蔵するNANDフラッシュ メモリと、

システムバスを通じで前記NANDフラッシュメモリに 連結され、前記NANDフラッシュメモリから前記プー トコードを受け入れるブートストラッパとを含み、 前記ブートストラッパは前記ブートコードを貯蔵するた めのRAMを含み、システムブーティング動作は前記C 10 する請求項30に記載のシステム。 PUコアによって前記RAMから前記プートコードを読 み出す動作を含むことを特徴とする請求項22に記載の システム。

【請求項25】 前記インタフェースとシステムバスを 通じて前記NANDプラッシュメモリと前記システムを 制御するメモリコントローラをさらに含み、前記インタ フェースは前記メモリコントローラ及びプートストラッ パによって前記システムバスが同時にアクセスされるこ とを防止する手段を含むことを特徴とする請求項24に 記載のシステム。

【請求項26】 前記メモリコントローラはNANDイ ンタフェースロジックを含むことを特徴とする請求項2 4に記載のシステム。

【請求項27】 CP Uコア、システムメモリ、前記C PUコア及び前記システムメモリ間のデータ通信のため のインタフェースを有するシステムにおいて、

少なくともOSプログラムを貯蔵するNANDフラッシ - メモリン、

システム初期化信号の入力時に、前記OSプログラムを 前記システムメモリにコピーされるようにするコピーロ 30 ジック回路とを含み、

前記CPUコアは前記システムメモリをアクセスするこ とによって、前記OSプログラムを実行することを特徴 とするシステム。

【請求項28】 前記インタフェースとシステムバスを **通じて前記NANDフラッシュメモリと前記システムを** 制御するメモリコントローラをさらに含み、前記インタ フェースは前記メモリコントローラ及びプートストラッ パによって前記システムバスが同時にアクセスされるこ とを防止する手段を含むことを特徴とする請求項27に 40 する方法において、 記載のシステム。

【請求項29】 前記メモリコントローラはNANDイ ンタフェースロジックを含むことを特徴とする請求項2 8に記載のシステム。

【請求項30】 CPUコア、システムメモリ、前記C PUコア及び前記システムメモリ間のデータ通信のため のインタフェースを有するシステムにおいて、

少なくともプートコードを貯蔵するフラッシュメモリ

前記フラッシュメモリへの制御信号伝送を制御し、前記 50 に、前記少なくとも一つの連結ピンからの初期化パラミ

インタフェースを通じて前記フラッシュメモリから前記 ブートコードを受け入れるブートストラッパと、

前記フラッシュメモリを選択的に制御する第1及び第2 メモリコントローラと、

フラッシュメモリの種類に従って前記第1及び第2メモ リコントローラのうち一つの動作を選択する選択器とを 含むことを特徴とするシステム。

【請求項31】 前記フラッシュメモリはNOR及びN ANDフラッシュメモリのうち一つであることを特徴と

【請求項32】 前記第1メモリコントローラはNOR インタフェースロジックを含み、前記第2メモリコント ローラはNANDインタフェースロジックを含むことを 特徴とする請求項31に配載のシステム。

【請求項33】 前記フラッシュメモリから入力された 前記プートコードを貯蔵するRAMをさらに含むことを 特徴とする請求項30に記載のシステム。

【請求項34】 前記選択器は前記第1及び第2メモリ コントローラのうち一つの動作を選択するための選択ピ 20 ンを含むことを特徴とする請求項30に記載のシステ

【請求項35】 CPUコア、システムメモリ及びメモ リコントローラを有するコンピューティング装置を駆動 する方法において、

NANDフラッシュメモリにブートコードを予め貯蔵す る段階と、

システム初期化信号を受け入れる段階と、

前記プートコードを前記NANDフラッシュメモリから RAMに伝達する段階と、

前記CPUコアが前記RAMに貯蔵された前記ブートコ ードを実行するようにする段階とを含むことを特徴とす

【糖求項36】 前記システム初期化信号の入力時に、 前記プートコードを前記NANDフラッシュメモリから 前記RAMに伝達する段階が完了されるまで前記CPU コアの実行をホールドさせる段階をさらに含むことを特 微とする請求項35に記載の方法。

【請求項37】 CPUコア、システムメモリ及びメモ リコントローラを有するコンピューティング装置を駆動

少なくとも一つの連結ピンに初期化パラミットを設定す ス段階と.

システム初期化信号を受け入れる段階と、

NANDフラッシュメモリから前記システムメモリにO Sプログラムを伝達する段階と、

前記CPUコアが前記システムメモリからの前記OSプ ログラムを実行するようにする段階とを含むことを特徴 とする方法。

【請求項38】 前記OSプログラムを実行する以前

ットを利用して前記システムメモリ内のモードレジスタ を設定する段階をさらに含むことを特徴とする請求項3 7 に記載の方法。

【請求項39】 CPUコア、システムメモリ及びメモ リコントローラを有するコンピューティング装置を駆動 する方法において、

NANDフラッシュメモリ内にOSプログラムを予め貯 蔵する段階と、

前記NANDフラッシュメモリからのデータ伝送を起こ すための制御データを含むデータをROMに予め貯蔵す 10 る段階と.

システム初期化信号を受け入れる段階と、

前記ROMからの前記制御データを使用して前記NAN DフラッシュメモリからのOSプログラムが前記システ ムメモリに伝達されるようにする段階と、

前記CPUコアが前記システムメモリからの前記OSプ ログラムを実行するようにする段階とを含むことを特徴 とする方法。

【請求項40】 前記システムの初期化信号の入力時 リから前記RAMに伝達する段階が完了されるまで前記 CPUコアの実行をホールドさせる段階をさらに含むこ とを特徴とする請求項39に記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はコンピューティング 装置をブーティングするシステムに関するものであり、 さらに具体的には、NANDフラッシュメモリ装置を利 用して駆動されるシステム及びそのブーティング方法に 関するものである。

[0002]

【従来の技術】PDAのような一般的なパーソナルコン ピューターまたはコンピューティング装置において、バ イオス (Basic Input/Output Sy stem : BIOS) に設けられたプログラムはバー ソナルコンピュータまたはコンピューティング装置がO Nする時に実行される。パイオスプログラムを実行する ことによって、多い初期化機能が実行される。一般的 に、そのような機能は、カスタムセッティング設定(c ustom settings) に対するCMOSセッ 40 トアップをチェックする機能、インタラプトハンドラー 及び装置ドライバをローディングする機能、レジスタと 装置管理を初期化する機能、ディスクドライブのように 設置された構成要素または周辺装置に対するパワーオン セルフテスト (power-on-self-tes t:POST) を実行する機能、システム設定を表示す る機能、どのような構成要素が駆動可能であるかを決め る機能、及びプートストラッパシーケンスをスタートす る機能を含む。通常、パイオス (またはプーティング) プログラムはROM、EPROMまたはNORフラッシ 50 OMインタフェース方式"という) に一致させるため

ュメモリに貯蔵される。

【0003】 ブーティングプログラムがROMに貯蔵さ れれば、ROMが不揮発性であるので、貯蔵されたプロ グラムは変更することができない。貯蔵されたプログラ ムの細かい変更さえも、ROMの交換を必要にする。ブ ーティングプログラムがEPROMに貯蔵される場合 に、貯蔵されたプログラムを変更するためには、以前に 貯蔵されたプログラムが消去されなければならない。E PROM消去は別個の構成要素または装置をさらに要求 する。ブーティングプログラムがROMまたはEPRO Mに貯蔵されれば、ブーティングプログラムに要求され るどのような変更または更新も容易には実行することが できない。ブーティングプログラムがNORフラッシュ メモリに貯蔵される場合に、貯蔵されたプログラムは消 去、または更新することができる。しかし、NANDフ ラッシュメモリと比較すれば、NORフラッシュメモリ は与えられたメモリ貯蔵容量に対して大きさがさらに大 きく、製造の費用がより高い。

【0004】パイオスを貯蔵するNANDフラッシュメ

に、前記OSプログラムを前記NANDフラッシュメモ 20 モリを有するシステムの一例が図1に示している。これ MU. S Patent No. 5, 535, 357 E 開示されている。図1を参照すれば、システム10はシ ステムパス17、NANDフラッシュメモリ18と内部 インタフェースプロック15が含まれた複合チップ16 及び複合チップ16とシステムメモリ19を制御するた めのコントローラ11を含む。コントローラ11は中央 処理装置CPUであり、これはコンピューティング機能 を実行するCPUコア12、メモリコントローラ14及 パコントローラ11内にある内部システムパス13を有 30 する。メモリコントローラ14はNANDフラッシュメ モリ18とシステムメモリ19との間のメモリマップを 実行し、メモリマップに従って実行される機能をインタ フェースするための内部インタフェースプロック15を 使用する。内部インタフェースプロック15はレジスタ またはRAMのような貯蔵装置内のNANDフラッシュ メモリのデータを一時的に貯蔵し、メモリコントローラ 14の制御下にシステムパス17を通じて一時的に貯蔵 されたデータをシステムメモリ19に伝達する。

> 【0005】内部インタフェースブロック15はNAN Dフラッシュメモリ18とインタフェースするためのN ANDインタフェースロジック28とシステムパス17 を通じてシステムメモリ19またはメモリコントローラ 14とインタフェースするためのNORインタフェース ロジック29を含む。NORインタフェースロジック2 9 はNORフラッシュメモリとメモリコントローラ及び /またはシステムメモリの間でインタフェースするため に、一般的に使用される回路である。フラッシュメモリ がNORフラッシュメモリであれば、フラッシュメモリ からの信号をNORインタフェース方式(当業者は"R

に、NANDインタフェースロジック28は不要である。NORインタフェース方式はバイト/ワード単位の
アドレスに従って、メモリのランダムアクセスが可能な
データ伝送方式である。一方、NANDインタフェース
方式によるデータ伝送は、ランダムアクセスではなく、
ブロック単位のデータがブロックアドレス及びコマンド
によって伝送される。

【0007】さらに、NANDフラッシュメモリ18の すべてのデータが内部インタフェースプロック15にロードされなければならないし、NAND及びNORイン タフェースを全部支援するロジック国路が要求されるの 、内部インタフェースプロック15の大きさは大きく なければならない。したがって、図1に示したようなシ ステム100場合は、費用が増加し、性能が低下する。 【0008】

【発明が解決しようとする課題】本発明の第1目的は、 向上したシステムの性能を有するシステムを提供することである。

【0009】本発明の第2目的は、製造費用を低めることができるシステムを提供することである。

【0010】本発明の第3目的は、システムの性能を向上させることができるシステムブーティング方法を提供することである。

【0011】本発明の第4目的は、製造費用を低めることができるシステムプーティング方法を提供することである。

[0012]

【課題を解決するための手段】C P Uコア、システムメ モリ、前記C P Uコア及び前記システムメモリ間のデー 少調値のためのインタフェースを有するシステムは少な くとも ブートコードを貯蔵する N A N D フラッシュメモリ リと、前記 N A N D フラッシュメモリのの特徴信号伝送 を制御し、前記 N A N D フラッシュメモリから ブート コードを前記インタフェースを通じて受け入れるブート ストラッパと、前記アートコードを貯蔵するR A M とを含 み、システムブーティング動作は前記CPUコアによって前記RAMから前記プートコードを読み出す動作を含む。望ましくは、前記プートコードはシステム初期化プログラムとと含む。

【0013】本発明の一実施形態によれば、前記プートストラッパは前記NANDフラッシュメモリをインタフェースするためのNANDインタフェースロジックを含み、前記プートコードを貯蔵するためのRAMは前記プートストラッパ内に集積される。

【0014】他の実施形態において、前記RAMは前記 ブートストラッパの外部に位置する。

【0015】 前記システムは前記プートコードが前記官 AMに貯蔵されるまで前記CPUコアの動作を運送さ カディレーをさらに含む。前記ディレーは前記プートス トラッパで実現され。前記インタフェースはメモリコン トローラで実現される。前記メモリコントローラはNA NDインタフェース方式で前記NANDフラッシュメモ リをインタフェースするためのNANDインタフェース ロジックを含む

20 【0016】 本発卵の他の実施形態によれば、前段RA Mは第1ローカルパスを通じて前記CPUコアに連結さ れたキャッシュメモリである。システムは前記プートストラッパを前記キャッシュメモリに連結するためのラッパをさらに含む。第2ローカルパスは前記プートストラッパを前記サャッシュメモリに直接避害する。

[0017] 前限システムは前部インタフェースとシス たムパスを選じて前記NANDフラッシュメモリと前記 システムを制御するためにメモリコントローラをさらに 含み、前記インタフェースは前記メモリコントローラと 前記プートストラッパによってシステムバスが同時にア ケセスされることを防止するための手段を含む。

[0018] 本発明の他の実施形態によれば、CPUコア、システムメモリ、前記CPUコア、アンステムメモリ、前記CPUコアン区が航ビシステムは少かなくもOSプログラムを貯棄するNANDフラッシュメモリと、前記NANDフラッシュメモリと、所記NANDフラッシュメモリと、前記NANDフラッシュメモリとは、前記OSプログラムは初期化時に、前記システムメモリにコピーされ、前記OSプログラムは初期化時に、前記システムメモリにコピーされ、前記CPUコアは前記システムメモリとコアとであることによって、前記OSプログラムを実行する。

【0019】また他の実施形能によれば、CPUコア、システムメモリ 前部CPUコア及び前記システムメモリ間のデータ通信のためのインタフェースを有するシステムは少なくともブートコードを貯蔵するNANDフラッシュメモリに連結され、前記NANDフラッシュメモリに連結され、前記NANDフラッシュメモリルら前記ブートコードを受け入れるブートストラッパとを含み、前記ブートストラッパは前記ブートコード

を貯蔵するためにRAMを含み、システムブーティング 動作は前記CPUコアによって前記RAMから前記ブー トコードを読み出す動作を含む。

【0020】本発明の他の特徴において、CPUコア、 システムメモリ、前記CPUコア及び前記システムメモ 11間のデータ通信のためのインタフェースを有するシス テムは少なくともOSプログラムを貯蔵するNANDフ ラッシュメモリと、初期化パラメータを設定するための 複数の連結ピンと、システム初期化信号の入力時に、前 記OSプログラムを前記システムメモリにコピーされる 10 ートコードという) によってブーティングされるような ようにするコピーロック回路とを含み、前記CPUコア は前記システムメモリをアクセスすることによって、前 記OSプログラムを実行し、システムブーティング動作 は前記CPUコアによって前記RAMからブートコード を読み出す動作を含む。

【0021】本発明のまた他の特徴において、CPUコ ア、システムメモリ、前記CPUコア及びシステムメモ リ間のデータ通信のためのインタフェースを有するシス テムは少なくともプートコードを貯蔵するフラッシュメ モリと、前記フラッシュメモリへの制御信号伝送を制御 20 し、前記インタフェースを通じて前記フラッシュメモリ から前記プートコードを受け入れるプートストラッパ と、前記フラッシュメモリを選択的に制御する第1及び 第2メモリコントローラと、フラッシュメモリの種類に 従って前記第1及び第2メモリコントローラのうち一つ の動作を選択する選択器とを含む。

【0022】前記フラッシュメモリはNOR及びNAN Dフラッシュメモリのうち一つである。前記第1メモリ コントローラはNORインタフェースロジックを含み、 前記第2メモリコントローラはNANDインタフェース 30 ローラ21によって実行される。NANDフラッシュメ ロジックを含む。

【0023】前記システムは、前記フラッシュメモリか ら入力された前記プートコードを貯蔵するRAMをさら に含むことが望ましい。前記選択器は前記第1及び第2 メモリコントローラのうち一つの動作を選択するための 選択ピンを含む。

【0024】 CPUコア、システムメモリ、及びメモリ コントローラを有するコンピューティング装置を駆動す る方法は、NANDフラッシュメモリにプートコードを 予め貯蔵する段階と、システム初期化信号を受け入れる 40 段階と、前記ブートコードを前記NANDフラッシュメ モリからRAMに伝達する段階と、前記CPUコアが前 記RAMに貯蔵された前記プートコードを実行させる段 迷とを含む.

【0025】このような駆動方法は、前記システム初期 化信号の入力時に、前記プートコードを前記NANDフ ラッシュメモリから前記RAMに伝達する段階が完了さ れるまで前記CPUコアの実行をホールドさせる段階を さらに含む。

[0026]

10 【発明の実施の形態】本発明の実施形態によるNAND フラッシュメモリを利用したシステムが図2に示されて いる。

【0027】図2を参照すれば、コンピューティングシ ステム20はコントローラ21、システムパス17、N ANDフラッシュメモリ18及びシステムメモリ19を 含む。コンピューティングシステム20はPDA、パー ムコンピューター、ラップトップ、パーソナルコンピュ ーターまたはシステム初期化プログラム(一般的に、プ システムのコンピューティング装置の必須的な構成を含

【0028】コントローラ21はCPUコア12、内部 システムバス13、メモリコントローラ14、プートス トラッパ25及びインタフェース27を含む。コントロ ーラ21は単一の半導体チップに実現することができ、 一般的に、システムメモリ17に連結されたNANDフ ラッシュメモリ18とシステムメモリ19のようなどの ようなメモリを制御して管理する。

[0029]システムパス17はコントローラ21、N ANDフラッシュメモリ18及びシステムメモリ19の データ伝送のために使用される。

【0030】NANDフラッシュメモリ18はシステム 20をブーティングするためのブートコードを貯蔵し、 オペレーティングシステム (以下、OSという) 及び他 のプログラムまたはデータをさらに貯蔵することができ る。OSはMS-DOS (登録商標) またはWINDO WS(登録商標)である。これはブーティングまたは初 期化過程の後に、システム20を動作するためのコント モリ18に貯蔵されたデータは使用者の要求を基づいて ユーザ貯蔵装置の構成コードと、どのように応用プログ ラムを利用するかを示すソフトウェアコードであり得

【0031】望ましくは、システムメモリ19はDRA Mであり、これはデータ、命令及びそのようなことを貯 蔵するメインメモリとして動作する。

【0032】CPUコア12はOSと応用及び動作プロ グラムを実行する。内部システムバス13はCPUコア 12に、そしてそれからのデータを伝達し、メモリコン トローラ14とブートストラッパ25との間でデータを 伝達する。

【0033】本発明の実施形態によれば、ブートコード は初期化の以前にNANDフラッシュメモリにまず貯蔵 される。初期化動作によれば、NANDフラッシュメモ リ18に貯蔵されたプートコードはプートストラッパ2 5内の内部RAM26に伝達される。ブートコードの伝 達が完了された後に、システムの初期化コード及びコビ ーループ命令コードを含むブートコードはCPUコア1 50 2によって実行される。システム初期化コードが実行さ

れる時に、コントローラ21、システムメモリ19及び 周辺装置が初期化される。コピーループ命令コードはO Sまたは他の貯蔵されたデータがシステムメモリ19に ロードされるようにする。OSまたは任意の時間にNA NDフラッシュメモリから内部RAM26にロードされ た他のデータの大きさはブートコードによって指定され た値に従って決められるか、ブートストラッパ25内の ハードウェアロジックによって決定される。NOR及び NANDインタフェースロジック (図1参照) と比較す れば、ブートストラッパ25が一つのNANDインタフ III ェースロジックのみを含むので、ブートストラッパ25 は図1のインタフェースブロック15と比較して大きさ が小さい。さらに、内部RAM26がブートコードのみ を貯蔵するので、プートストラッパ25はNANDフラ ッシュメモリ18のすべてのデータを貯蔵するインタフ ェースプロック15と比較する時に、さらに小さい容量 を有する。したがって、本発明によるシステム20の価 格は図1のシステムのそれよりさらに低い。

【0034】メモリコントローラ14はメモリ動作を制 18に貯蔵されたOSまたはデータをシステムパス17 を通じてシステムメモリ19に貯蔵する動作と、システ ムメモリ19からデータを読み出す動作を含む。そのよ うな動作において、メモリコントローラ14はNAND フラッシュメモリ18とシステムメモリ19との間のメ モリマッピング動作を実行する。

【0035】次に、図2に示したシステム20の動作を 説明する。システム20がONする時に、ブートストラ ッパ25はシステム初期化信号(例えば、パワーアップ 信号とシステムリセット信号)を受け入れ、NANDフ 30 る。図3は本発明の望ましい実施形態によるNANDフ ラッシュメモリ18に貯蔵されたプートコードをシステ ムメモリ19に伝達する。プートコードが内部RAM2 6に伝送される間、プートストラッパ25はCPU12 の動作をホールドするための制御信号を発生する。ブー トコードの伝送が完了された後に、制御信号はリセット され、CPUコア12は活性化されてポストプーティン グ (post-booting operation) 動作を実行する。

【0036】また、CPUコア12の動作をホールドす が使用される。例えば、システム初期化信号(例えば、 パワーアップ信号とシステムリセット信号) はCPUコ ア12に連結されたブートストラッパ25とディレーに 同時に印加される。ブートコードがNANDフラッシュ メモリ18から内部RAM26に伝達された後までシス テム初期化信号の到達時間が遅延される。ディレーは遅 延回路によって、またはソフトウェアによって実現され る。ディレーはブートコード伝送に必要な時間と同一の 時間だけ、またはそれより若干長く遅延させるように設 定される。

【0037】CPUコア12の活性化によって、内部R AM26に貯蔵されたプートコードが実行される。ブー トコード内のシステム初期化コードを実行することによ って、システム20のハードウェアが初期化される。ブ ートコードのコピーループ命令コードを実行することに よって、CPUコア12はNANDフラッシュメモリ内 に貯蔵されたOSのようなプログラムまたは他のデータ を読み出す。望ましくは、これはインタフェース27と ブートストラッパ25のNANDインタフェースロジッ ク28を通じてページ単位に実行される。以後、CPU コア12は読み出されたデータまたはOSのようなプロ グラムをメモリコントローラ14とインタフェース97 を通じてシステムメモリ19にコピーする。コピー動作 が完了した後に、OSが実行される。したがって、ブー ティング過程が完了した時に、システム20はシステム メモリ19からのOSによって駆動される。

[0038]本発明の実施形態によれば、NANDフラ ッシュメモリ18内に貯蔵されたプートコードを内部R AM26にコピーし、その次に、OSをシステムメモリ 御して管理し、メモリ動作はNANDフラッシュメモリ 20 19に伝達することによって、実行されるブーティング 動作は単一のNANDインタフェースを通じて行われ る。図1のシステムで示したように、二段インタフェー ス方式(すなわち、NANDインタフェース方式とNO Rインタフェース方式) と比較する時に、ブーティング 速度をより速く実現することができる。

【0039】NANDフラッシュメモリ内に貯蔵された ブートコードをプートストラッパ25によって肺み出 し、読み出されたプートコードを内部RAM26に伝達 する動作は図2及び図3に基づいて以下詳細に説明され ラッシュメモリからブートコードを読み出す時のタイミ ング図を示す。

【0040】プートストラッパ25はシステム初期化信 号に応答してNANDフラッシュメモリに貯蔵されたブ ートコードを読み出すための制御信号 (例えば、CL E、ALE、CE、WE、RE及びR/B) を出力す る。読み出し命令はアドレスad0、ad1、ad2と 共に'00h'で生成される。システム初期化信号はパ ワーアップ信号(システムのパワーアップ時に生成され るために、コントローラ21内にディレー(図示せず) 40 る)、システムリセット信号、または再リセット信号を 含む。

> 【0041】命令ラッチイネーブル信号CLEは所定の 命令がNANDフラッシュメモリ18に入力される時に 活性化される。アドレスラッチイネーブル信号ALEは 所定のアドレスがNANDフラッシュメモリ18に入力 される時に活性化される。

【0042】NANDフラッシュメモリ18は命令ラッ チイネーブル信号CLE、チップイネーブル信号CE #、及び書き込みイネーブル信号WE#の活性化に応答 50 してシステムパス17を通じて読み出し命令00hを受

け入れる。ここで、"#"はアクティブロー状態を意味 する.

【0043】 NANDフラッシュメモリ18はアドレス ラッチイネーブル信号ALE、チップイネーブル信号C E#及び書き込みイネーブル信号WE#の活性化に応答 してシステムバス17を通じてアドレスを受け入れる。 生成されたアドレスの数はNANDフラッシュメモリア ドレスステップ選択信号に従って設定される。

【0044】本発明の実施形態によれば、NANDフラ れているが、アドレス入力過程が図3に示したことに制 限されないことは、この分野の当業者に容易に理解する ことができる。NANDフラッシュメモリアドレスステ ップ選択信号に従って三段またはそれより多い段階から なったアドレス入力過程が使用される。

[0045] 本発明によれば、プートストラッパ25は NANDフラッシュメモリ18に貯蔵されたプートコー ドを読み出すための読み出し命令00hを発生し、その 次に、アドレスad0、ad1、ad2を発生する。貯 蔵されたブートコードは読み出し命令00hとアドレス 20 ad0、ad1、ad2に従ってページ単位に読み出さ れる。読み出されたデータはNANDフラッシュメモリ 18の内部バッファ (図示せず) に一時的に貯蔵され

【0046】制御信号R/B#の活性化('ロー') 状 能時に、データ (例えば、ブートコード) を内部バッフ ァにコピーする動作が完了する。制御信号R/B#の非 活性化 ('ハイ') 状態時に、データ (ブートコード: ここで、D0、D1、D2、D3)のコピー動作は完了 しない。読み出しイネーブル信号RE#の活性化時に、 内部パッファに貯蔵されたデータD0、D1、D2、D 3はシステムパス17に伝達される。以後、システムパ ス17トのデータDO、D1、D2、D3は内部RAM 2.6に伝達される。

【0047】本発明の望ましい実施形態によれば、プー トストラッパ25はシステム初期化信号に応答してCP Uコア12の動作をホールド、または遅延させ、同時 に、NANDインタフェースロジック28とインタフェ 一ス27を通じてNANDフラッシュメモリ18に制御 #を出力する。NANDフラッシュメモリ18から読み 出されたデータはCE#、CLE、ALE、WE#、R E#及びR/B#のような制御信号に応答してNAND インタフェースロジック28とインタフェース27を通 じてブートストラッパ25に伝達される。ブートストラ ッパ25はブートコードを内部RAM26に貯蔵し、C PUコア12のホールド状態を解除する。または、CP Uコア12は内部RAM26にプートコードを貯蔵する のに必要な時間よりさらに長い時間、遅延される。ディ

1 2がホールド状態に維持される間、NANDフラッシ ュメモリ18に貯蔵されたブートコードは内部RAM2 6 に伝達される。

【0048】以後、内部RAM26にロードされたプー トコード内のシステム初期化コードを実行することによ って、システム20のハードウェアが初期化される。ブ ートコード内のコピーループ命令コードを実行すること によって、CPUコア2は、メモリコントローラ14と インタフェース27を通じてNANDフラッシュメモリ ッシュメモリ18の三段アドレス入力動作が図3に示さ 10 18からシステムメモリ19にOSが伝送されるように することが望ましい。インタフェース27内のマルチブ レクシングまたはデータ選択回路(図示せず)はメモリ バス17へのアクセスをマルチプレクシングし、その結

果、メモリコントローラ14とプートストラッパ25が 同時にシステムパス17をアクセスすることを防止する ことができる。

【0 0 4 9】システムメモリ1 9へのOS伝送が完了さ れた後に、システムメモリ19からのOSが実行され、 システム20はOSによって駆動される。

【0050】本発明によるNANDフラッシュメモリを 利用したブートシステムの第2実施形態が図4に示され ている。この実施形態によれば、内部RAM33はブー トストラッパ32の外部に配置される。 ブートストラッ パ32から内部RAM33へのアクセスは内部システム パス13を通じて行われることが望ましい。それと異な り、NANDフラッシュメモリ18からのデータ伝送動 作は先の説明と同一である。

【0051】本発明によるNANDフラッシュメモリを 利用したプートシステムの第3実施形態が図5に示され 30 ている。この実施形態によれば、ブートストラッパ32 から内部RAM33へのアクセスはパス34を通じて行 われることが望ましい。これと異なり、NANDフラッ シュメモリ18からのデータ伝送動作は先の説明と同一 である。内部RAM34へのローディング動作のため に、バス34を使用することによって、NANDフラッ シュメモリ18からプートコードを伝達するのに必要な 時間が減り、その結果、システム性能が向上することが できる。

【0052】本発明によるNANDフラッシュメモリを 信号CE#、CLE、ALE、WE#、RE#、R/B 40 利用したプートシステムの第4実施形態が図6に示され ている。図6のシステム50はコントローラ51、NA NDフラッシュメモリ18、システムパス17及びシス テムメモリ19を含む。

【0053】コントローラ51はプートストラッパ5 2、CPUコア12、内部システムバス13、内部RA M及びメモリコントローラ54を含み、メモリコントロ ーラ54はNANDインタフェースロジック28を有す る。図6に示したように、内部RAM53はプートスト ラッパ52内に位置するが、図4及び図5に示したよう レーは調節可能なタイマでる。したがって、CPUコア 50 に、ブートストラッパ52の外部に配置される。この実

16

施 形態によれば、メモリコントローラ54 はシステムメ モ リ19を制御し、NANDフラッシュメモリ18を直 接アクセスするのに使用される。したがって、この実施 形態によるメモリコントローラ54は図2に示したイン タフェース27によって、以前に実行した機能を実行す ることができる。

【0054】プートストラッパ52はシステム初期化信 号に応答してCPUコア12の動作をホールドし、同時 に、NANDインタフェースロジック28によるNAN Dインタフェース方式を使用して内部システムパス13 10 を通じてNANDフラッシュメモリ18に貯蔵されたプ ートコードを読み出す。以後、ブートストラッパ52は 読み出されたプートコードを内部RAM53にロードす る。システム初期化信号はパワーオン信号またはリセッ ト信号に応答して生成された信号である。

[0055] ブートコード内のシステム初期化コードを 実行することによって、システム20のハードウェアが 初期化される。プートコード内のコピーループ命令コー ドを実行することによって、CPUコア12はメモリコ ントローラ54内に貯蔵されたOSを読み出し、そのO 20 れ、その理由は、キャッシュメモリ73のアクセス時間 S をシステムメモリ19にロードする。システムメモリ 19へのOS伝送が完了された後に、システムメモリ1 9 からのOSが実行される。

[0056] 本発明によるNANDフラッシュメモリを 利用したプートシステムの第5字輪形態が図7に示され ている。コントローラ 6 1 はCPUコア12、ブートス トラッパ62、内部システムパス13、メモリコントロ 一ラ54及び内部RAM63を含む。内部RAM63が ブートストラッパ62の外部に配置されている。

号に応答してCPUコア12の動作をホールドし、同時 にメモリコントローラ54のNANDインタフェースロ ジック28によるNANDインタフェース方式を利用し てNANDフラッシュメモリ18内に貯蔵されたプート コードを読み出す。以後、ブートストラッパ62は内部 システムパス13を通じて内部RAM63に読み出され たプートコードをロードする。

【0058】本発明によるNANDフラッシュメモリを 利用したブートシステムの第6実施形態が図8に示され ている。コントローラ71はCPUコア12、ローカル 40 バス75、キャッシュメモリ73、ラッパ72、内部シ ステムパス13、メモリコントローラ54及びブートス トラッパ74を含む。ラッパ72はソフトウェアプログ ラムまたはハードウェアであることが望ましい。これは キャッシュメモリ73への、またはそれからのアクセス を選択的に制御するために実行される。キャッシュメモ リ73は種々使用されたデータを一時的に貯蔵するため にCPUコア12に隣接して配置される。キャッシュメ モリ73のアクセス時間は図7の内部RAMのそれより さらに短い。

【0059】キャッシュメモリ73が内部システムバス 13を通じてアクセスされる場合に、プートストラッパ 7 4はシステム初期化信号に応答してCPUコア12の 動作を遅延、またはホールドし、同時に、NANDイン タフェースロジック28によるNANDインタフェース 方式を利用してNANDフラッシュメモリ18内に貯蔵 されたブートコードを読み出す。以後、ブートストラッ パ74は内部システムバス13を通じてキャッシュメモ リ73に読み出されたブートコードを書き込む。

【0060】キャッシュメモリ73がローカルバス75 を通じてアクセスされる場合に、ブートストラッパ74 はシステム初期化信号に応答してCPUコア12の動作 をホールドし、同時に、NANDインタフェースロジッ ク28を利用してNANDフラッシュメモリ18内に貯 蔵されたブートコードを読み出す。以後、ブートストラ ッパ74はラッパ (wrapper) 72及びローカル バス75を通じてキャッシュメモリ73内に読み出され たプートコードを書き込む。本発明によるブートシステ ムを利用したシステムブーティング動作はより速く行わ がさらに短いからである。

【0061】本発明によるNANDフラッシュメモリを 利用したプートシステムの第7実施形態が図9に示され ている。コントローラ81はキャッシュメモリ73とブ ートストラッパ74との間でデータを伝達するための第 2ローカルバス82を含む。図9のプートストラッパ7 4 は図8のプートストラッパと同一の方式で動作する。 【0062】プートストラッパ74はシステム初期化信 号に応答してCPUコア12の動作をホールドし、同時 【0057】 プートストラッパ62はシステム初期化信 30 に、メモリコントローラ54のNANDインタフェース ロジック28を利用してNANDフラッシュメモリ18 内に貯蔵されたブートコードを読み出す。以後、ブート ストラッパ74はバス82を通じてキャッシュメモリ7 3内に読み出されたブートコードを書き込(コピー、ロ ード及び伝送) む。キャッシュメモリ73にブートコー ドを貯蔵した後に、次の動作はバス82が使用されるこ とを除いては図6の説明と同一である。

> 【0063】本発明によるNANDフラッシュメモリを 利用したプートシステムの第8実施形態が図10に示さ れている。コントローラ91はCPUコア12、ローカ ルパス75、キャッシュメモリ73、ラッパ72、内部 システムパス13、メモリコントローラ54及びキャッ シュ及びプートストラッパ92を含む。キャッシュ及び プートストラッパ92は内蔵されたキャッシュメモリを 有するブートストラッパである。

【0064】キャッシュ及びプートストラッパ92はシ ステム初期化信号に広答してCPUコア12の動作を示 ールドし、同時に、NANDフラッシュメモリ18内に 貯蔵されたブートコードを読み出す。以後、キャッシュ

50 及びブートストラッパ92は内部システムパス13を通

18

じてストラッパ92内のキャッシュメモリに読み出され たプートコードを書き込む。また、ラッパ72はローカ ルパス75を通じてブートコードをロードするように設 定される。

【0065】本発明によるNANDフラッシュメモリを 利用したプートシステムの第9字施形態が図11に示さ れている。コントローラ101はCPUコア12、メモ リコントローラ54、コピーロジックプロック105、 内部システムバス13及びオプションピン106を含 む。オプションピンは電源電圧VCCまたは接地電圧G 10 NDに選択的に連結される。本発明の実施形態によれ ば、コントローラ101はシステムメモリ19内のモー ドレジスタMRS (図示せず) を設定することによっ て、システムメモリが初期化される初期化動作を実行す る。MRSはオプションピン106を使用して設定され る。MRSは使用されるシステムメモリ19の動作モー ド (例えば、CASレイターンシまたはバストの長さ) に予め設定される。例えば、NANDフラッシュメモリ 内で一回にシステムメモリ19にロードされるデータの 大きさはパーストの長さに従って決められる。コピーロ 20 される。 ジックプロック105はOSのようなデータまたはNA NDフラッシュメモリ18に貯蔵された一般的なデータ をシステムメモリ19にコピーする動作を指示し、コン トローラ101で使用される一連の命令を含む。この実 施形態によれば、ブートコードは不要であり、NAND フラッシュメモリ18に貯蔵される必要がない。CPU コア12の動作は、システム初期化信号に応答してホー ルドされる。同時に、コピーロジックプロック105は OSのようなデータとNANDフラッシュメモリ18で 読み出されたデータをシステムメモリ19に貯蔵するよ 30 ラッシュメモリ135、システムメモリ19及びシステ うに設定される。コピー動作が完了された後に、CPU コア12は活性化され、システムメモリ19内のOSが 実行される。システム20はその次にOSに応答して駆

【0066】そのような装置100において、システム メモリ19を初期化するためのシステム初期化動作は、 オプションピン106の連結情報に従って完了される。 プートコードをコントローラにコピーする動作が除去さ れたので、システムブーティング速度が向上する。

【0067】本発明によるNANDフラッシュメモリを 40 第1メモリコントローラ133または第2メモリコント 利用したブートシステムの第10実施形態が図12に示 されている。コントローラ110はCPUコア12、メ モリコントローラ54、内部システムパス13及びRO Mプロック115を含む。ここで、ROMプロック11 5は図11のコピーロジックプロック105を代替す る。システム初期化コード及びNANDフラッシュメモ リ18に貯蔵されたデータがシステムメモリ19にコピ 一されるようにする命令を含むROMデータはROMブ ロック115に予め貯蔵される。ROMプロック115

のを含むものが望ましい。 【0068】システム初期化信号に応答して、CPUコ ア12は活性化され、ROMプロック115に含まれた システム初期化コードに従って初期化動作を実行し、N ANDフラッシュメモリ18に貯蔵されたOSまたは一 般的なデータをシステムメモリ19にコピーする。コピ 一動作が完了された後に、CPUコア12は活性化さ れ、システムメモリ19内のOSが実行される。すなわ ち、プーティング動作が終了される時に、システム11

0はOSに応答して駆動される。

【0069】本発明によるNANDフラッシュメモリを 利用したブートシステムの第11実施形態が図13に示 されている。システム120はコントローラ121、ブ ートストラッパ25、NANDフラッシュメモリ18及 びシステムメモリ19を含む。コントローラ121はC PUコア12、内部システムパス13及びメモリコント ローラ14を有する。本発明によれば、ブートストラッ パ25はコントローラ121の外部に配置され、システ ムパス17を通じてコントローラ121に選択的に連結

【0070】CPUコア12の動作は、システム初期化 信号に応答してホールドされ、プートストラッパ25は 同時にNANDフラッシュメモリ18内のプートコード をシステムバス17を通じてRAM26にロードする。 プートコードを内部RAM26に貯蔵した後に、次の助 作は図2で説明したことと同一である。

【0071】本発明によるNANDフラッシュメモリを 利用したプートシステムの第12実施形態が図14に示 されている。システム130はコントローラ131、フ ムパス17を含む。コントローラ131はCPUコア1 NORインタフェースロジック29を有する第1メ モリコントローラ133、NANDインタフェースロジ ックを有する第2メモリコントローラ134、選択回路 136及びオプションピン132を有する。第1及び第 2メモリコントローラ133、134はフラッシュメモ リ135の種類に従って選択回路136によってシステ ムパス17に選択的に連結される。オプションピン13 2は電源電圧VCまたは接地電圧GNDに連結される。 ローラ134はオプションピン132が電源電圧VCC

【0072】本発明によれば、フラッシュメモリ135 はNORフラッシュメモリ、NANDフラッシュメモリ または他の形態のメモリである。NORフラッシュメモ リがフラッシュメモリ135として使用されれば、第1 メモリコントローラ133はNORインタフェースロジ ック29とシステムバス17を通じてNORフラッシュ はマスクROM、フラッシュメモリまたはそのようなも 50 メモリに連結される。この場合に、第1メモリコントロ

または接地電圧GNDに連結されたか否かを知らせる連

結情報に従って選択的に活性化される。

ーラ133は第1メモリコントローラ133内の一般的 なNORイ ンタフェース方式を使用してシステムパス1 7をNORフラッシュメモリと相互連結する。したがっ て、システム130のコントローラ131はNORフラ ッシュメモ リのデータ (例えば、ブートコード、OS及 び一般的なデータ) を容易にアクセスすることができ

る。NANDフラッシュメモリがフラッシュメモリ13 5として使用されれば、第2メモリコントローラ134 はNANDインタフェースロジック28とシステムパス 17を通じてNANDフラッシュメモリに連結される。 この場合に、第2メモリコントローラ134はNAND インタフェース方式を利用して、図2乃至図13で説明 した過程に従って、システムパス17をNANDフラッ シュメモリと相互連結する。結果的に、システム130 のコントローラ131はフラッシュメモリ135の種類 に関係なしに、データ(例えば、ブートコード、OS及 び一般的なデータ) をアクセスすることができる。

【0073】本発明によるフラッシュメモリ内に貯蔵さ れたプートコードをローディングする手順を示すフロー チャートが図15に示されている。図2万至図13を参 20 照すれば、各図面に示したプートストラッパの初期状態 は遊休状態 (idle state) である (150段 階)。

【0074】システム初期化信号に応答して、ブートス トラッパはフラッシュメモリのページの大きさ、密度及 びデータの幅を検出し、同時に、システムのCPUをホ ールドするために制御信号を出力する。または、システ ムはプートコードが内部RAMにロードされるまでCP Uをホールドさせるためのディレーを使用する(151 段階)。

【0075】プートストラッパは図3で説明した方法に 従って、フラッシュメモリ内に貯蔵されたブートコード をベージ段位に読み出し、読み出されたデータを所定の パスまたはインタフェースを通じて、コントローラの内 部に、または外部に位置した内部RAMにロードする (152段階)。

【0076】153段階、ブートストラッパはロードさ れたプートコードの伝送大きさを検出する。伝送の大き さが'0'であれば、手順は152段階に戻す。

[0077] 伝送の大きさが'0'であれば、すなわ ち、フラッシュメモリに貯蔵されたブートコードが全部 内部RAMにロードされれば、ブートストラッパはブー トコードをロードすることを終了し、システムのCPU を活性化させる(154段階)。

【0078】システムブーティング方法によると、フラ ッシュメモリに貯蔵されたブートコードはCPUコアが 動作する前に、コントローラ内に、または外部に位置し た内部RAMにロードされる。内部RAMに貯蔵された ブートコードによって、フラッシュメモリに貯蔵された

20 コピー動作が完了された後に、システムメモリ19内の OSが実行される。

【0079】 OSと関連したすべてのプログラム、ファ イルまたはデータがシステムメモリ19にロードされた 後に、システムはシステムメモリ19内のOSによって 駆動される。

【0080】以上、本発明による回路の構成及び動作を 上述の説明及び図面に従って示したが、これは例を挙げ て説明したことに過ぎず、本発明の技術的思想及び範囲 を逸脱しない範囲内で多様な変化及び変更が可能なこと はもちろんである。

[0081]

【発明の効果】本発明の実施形態によれば、NANDフ ラッシュメモリ18内に貯蔵されたブートコードを内部 RAM26にコピーし、その次に、OSをシステムメモ リ19に伝達することによって実行されるプーティング 動作は単一のNANDインタフェースを通じて行われ

る。図1のシステムで見られたように、二段インタフェ ース方式すなわち、NANDインタフェース方式とNO Rインタフェース方式)と比較する時に、本発明による システムのブーティング速度をより速く実現することが できる。

【図面の簡単な説明】

【図1】 一般的なNANDフラッシュメモリを有する コンピューティングシステムを示す図面。

【図2】 本発明の望ましい実施形態によるNANDフ ラッシュメモリを利用したシステムを示す図面。

【図3】 フラッシュメモリからのブートコードを伝達 する過程を説明するためのタイミング図。

【図4】 本発明によるコンピューティングシステムの 他の実施形態。

【図5】 本発明によるコンピューティングシステムの また他の実施形態。

【図6】 本発明によるコンピューティングシステムの また他の実施形態。

【図7】 本発明によるコンピューティングシステムの また他の実施形態。

【図8】 本発明によるコンピューティングシステムの また他の実施形態。

40 【図9】 本発明によるコンピューティングシステムの また他の実施形能。

【図10】 本発明によるコンピューティングシステム のまた他の実施形態。

【図11】 本発明によるコンピューティングシステム のまた他の実施形態。 【図12】 本発明によるコンピューティングシステム

のまた他の実施形態。

【図13】 本発明によるコンピューティングシステム のまた他の実施形態。

所定の〇Sが外部システムメモリ19にコピーされる。 50 【図14】 本発明によるコンピューティングシステム

21

のまた他の実施形態。

【図15】 本発明によるフラッシュメモリ内に貯蔵されたブートコードをローディングする手順を示すフロー

チャートである。

【符号の説明】

12 CPUコア 13 内部システムバス

14 メモリコントローラ

17 システムパス

18 NANDフラッシュメモリ

19 システムメモリ

20 システム

21 コントローラ


25 プートストラッパ

26 内部RAM


27 インタフェース


28 NANDインタフェースロジック


【図1】





[図2]






















[2310]




【図11】




【図12】



[図13]



[図14]



フロントページの続き

(72) 発明者 崔 永準

大韓民国京畿道城南市盆唐区金谷洞142番 地 チョンソルタウン814-1802 (72) 発明者 権 錫千

大韓民国京畿道城南市盆唐区亭子洞122 サンロクタウンウォソンアパートメント

325棟801号 Fターム(参考) 5B060 AA18 MM02

5B076 AA01 BB12